DIALOG(R)File 352:Derwent WPI

(c) 2000 Derwent Info Ltd. All rts. reserv.

008723987

\*\*Image available\*\*

WPI Acc No: 1991-228004/199131

XRAM Acc No: C91-099386 XRPX Acc No: N91-173766

Mfg. poly-silicon thin-film FET - forming gate region on

insulator-covered poly-silicon layer and irradiating with pulsed laser in

impurity gas atmos. NoAbstract Dwg 1/2 Patent Assignee: SONY CORP (SONY )

Α

Number of Countries: 001 Number of Patents: 001

Patent Family:

JP 3148836

Kind Patent No

Date

Applicat No 19910625 JP 89287566

Kind

Week Date

19891106 199131 B Α

Priority Applications (No Type Date): JP 89287566 A 19891106

Title Terms: MANUFACTURE; POLY; SILICON; THIN; FILM; FET; FORMING; GATE;

REGION; INSULATE; COVER; POLY; SILICON; LAYER; IRRADIATE; PULSE; LASER;

IMPURE; GAS; ATMOSPHERE; NOABSTRACT

Index Terms/Additional Words: SHORT; WAVE

Derwent Class: L03; U11; U12

International Patent Class (Additional): H01L-021/33; H01L-029/78

File Segment: CPI; EPI

DIALOG(R)File 347:JAPIO

(c) 2000 JPO & JAPIO. All rts. reserv.

03485936

\*\*Image available\*\*

MANUFACTURE OF THIN FILM TRANSISTOR

PUB. NO.:

**03-148836** [JP 3148836 A]

PUBLISHED:

June 25, 1991 (19910625)

INVENTOR(s): TAJIMA KAZUHIRO

NOGUCHI TAKASHI

APPLICANT(s): SONY CORP [000218] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

01-287566 [JP 89287566]

FILED:

November 06, 1989 (19891106)

INTL CLASS:

[5] H01L-021/336; H01L-021/22; H01L-029/784

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R002 (LASERS)

JOURNAL:

Section: E, Section No. 1114, Vol. 15, No. 375, Pg. 18,

September 20, 1991 (19910920)

#### **ABSTRACT**

PURPOSE: To inhibit the lateral diffusion of an impurity and to form a lowresistance region having little defect by a method wherein source and drain regions are locally melted using an excimer laser, are doped and a heat treatment is also performed simultaneously with the doping. CONSTITUTION: An insulation film 11 is formed on the surface of a semiconductor single crystal substrate 1 with an IC element formed thereon and a polycrystalline silicon layer 12 is grown on the surface of the film 11. Then, a gate oxide film 4 and a polycrystalline silicon layer 13, which is used as a gate electrode, are formed. Irradiated with an excimer laser 8 an atmosphere containing P-type impurity gas 7, the layer 12 is melted impurity is introduced in source and drain regions 14a and 14b. an. the gas 7 is introduced in the silicon layer 13 Moreover, when simultaneously with the irradiation of the laser 8, the gate electrode 15 can be formed simultaneously with the introduction of the gas 7. The depth of the layer 12 which is melted by the laser is small, the lateral diffusion of the impurity is inhibited and a low-resistance region having little defect can be formed.

⑩日本国特許庁(JP)

40 特許出願公開

#### 四公開特許公報(A) 平3-148836

®Int. Cl. 3

識別記号

庁内整理番号

@公開 平成3年(1991)6月25日

H 01 L 21/336

7454-5F E

> H 01 L 29/78 9056-5F

3 1 1

審査請求 未請求 請求項の数 1 (全4頁)

薄膜トランジスタの製造方法 60発明の名称

> 頭 平1-287566 ②特

頤 平1(1989)11月6日 **29**出

者 Ħ 四発 明

和浩

東京都品川区北品川 6 丁目 7番35号 ソニー株式会社内

者 伊発 明

湰

東京都品川区北品川6丁目7番35号 ソニー株式会社内

ソニー株式会社 顧 人 多出

東京都品川区北品川6丁目7番35号

弁理士 高橋 光男 **310** 理人

#### 1. 発明の名称

強膜トランジスタの緊急方法

#### 2. 特許請求の範囲

絶縁腹上の多結晶シリコン層の表面にゲート領 域を形成し、旅ゲート領域を不純物導入に対する マスクとして、不能物ガスの雰囲気中で短波長の パルスレーザを照射することによって、ソース領 域およびドレイン領域を形成する工程を含む薄膜 トランジスタの製造方法。

#### 3. 発明の詳細な説明

#### 【演業上の利用分野】

本発明は、多結晶シリコンを用いた薄膜トラン ジスタの製造方法に関し、レーザドーピング技術 を用いた薄膜トランジスタに関するものである。

#### (発明の概要)

本発明は、確膜トランジスタのソース領域およ びドレイン領域をセルフアライン法によって形成 し、レーザドーピング技術によって接合を形成す る方法である。まず、ゲート酸化酸とその上に多 - 結晶シリコンのゲート領域を形成し、このゲート 領域をマスクとして、三弗化硼素を含むガスの雰 囲気中で、短波長のパルスレーザであるエキシマ レーザを照射することによって、ソース領域およ **びドレイン領域を形成する工程を含む確康トラン** ジスタの製造方法である。薄膜トランジスタのソ ース領域およびドレイン領域の腹厚は 500オング ストローム以下にもかかわらず、欠陥の少ない低 抵抗の領域を形成することができる。

#### 【従来の技術】

半導体単結晶基板上に、レーザ、特に短波長の パルスレーザであるエキシマレーザを服射して不 施物を導入する、いわゆるレーザドーピング技術 を用いて浅い接合を形成する方法が提案されてい た。供えば、GILD(Gas Issursion Layer Bop

#### 特開平3-148836(2)

ing)と呼ばれるPチャンネルMOSFBTの製造 方法があった(IEEE Blectron Device Letters, Vo 1.9 No.10,1988年 542ないし544 頁)。

その製造方法の機略を、第2図aないしcに示 す。まず、第2関aに示すように、半導休単結晶 基板1の表面に、絶縁分離のためのパッド酸化膜 2 a と窒化膜 2 b を所定の領域に形成する。次に、 第2回 b に示すように、フィールド酸化膜3を形 成後、ゲート酸化酸4を形成し、さらに多結晶シ リコンのゲート電極5を形成する。多結晶シリコ ンのゲート電極の側面を含めて酸化してシリコン 酸化膜の側壁6を形成しておく。この側壁は、不 統物派入の際、横方向の拡趾距離に見合う厚さに しておく。次に、第1図cに示すようにソース・ ドレインとなるべき領域の酸化膜を除去した後、 例えば三弟化祠業のような不純物ガス7を含む雰 囲気中で、被長が 308ナノメートルのXeC1のエキ シマレーザ8を照射しつつ、ソース領域9aおよ びドレイン領域3bにP型の不統物を導入する。 このエキシマレーザを用いた不純物の導入によっ

て残い接合を形成することができる。 しかし、 基 板が単結晶のシリコン基板を用いた場合、 残い接 合部分や、フィールド酸化酸と接合の境界部分に おいて欠陥が発生しやすいおそれがあった。

近年、メモリ強置の大容量化を実現するために、メモリ回路の負荷抵抗として確認トランジスタをすでに形成されたIC素子の上に挽縁膜を設けてその表面にPチャンネルのMOSFET等を形成する、いわゆるスタックド理膜トランジスタ(以下スタックドTETという)を形成する構造のメモリ装置が提案されていた。

#### (発明が解決しようとする課題)

育記スタックドTPTのソース領域およびドレイン領域を形成するには、接合近傍の欠陥が少なく、かつチャンネル長に影響を及ぼす接合の移動ができるだけ小さい必要があった。従来のイオン 注入法による不統物の注入を行えば、非品質化 た注入領域の活性化と再結晶化のために熱処理を 必要とし、そのためにランプアニール等が行われ

#### ていた。

しかしながら、サブミクロン以下のチャンネル 長の短いスタックドTPTを実現するには、下部 に構成した『C素子への熱の影響を避けるために、 低温で局所的な幅射エネルギーを短時間加え、か つ接合近傍の結晶性を向上させる必要があった。

#### (課題を解決するための手段)

本発明による複数トランジスタの製造方法では、 短波長のパルスレーザであるエキシマレーザを用 いて、局所的にソース領域およびドレイン領域を メルトさせてドーピングし、熱処理も同時に行う ことによって検方向への拡散が小さいスタックド TFTを実現することができる。

#### (作用)

本発明による確勝トランジスタの製造方法では、 短被長のペルスレーザを用いてソース領域および ドレイン領域を照射するとき、ソース領域および ドレイン領域の多結晶シリコンの映序は 500オン グストローム以下であり、レーザ照射によってメルトする深さは、およそ 400オングストロームであるから、英結晶化に伴う欠陥の発生も少なく、接合の移動も 500オングストローム以下にすることができる。

#### (実施例)

本発明の実施例を第1図 a および第1図 b を用いて説明する。

第1図aに示すように、メモリ等のIC素子をすでに形成した(図示せず)半導体単結晶基板1の表面に絶越限11を形成する。この絶越限11は下部のIC素子との分離や配線を行うための層間絶縁度で、過常510±酸を用いる。次に、絶縁膜11の表面にCVD法等によって多結晶シリコンを形成となる。次にあるが一ト酸化酸4とゲート電板となって多結晶シリコンのパターンを形成に、シレに、第1図bに示すように、例えば三角化硼素の

ようなP型の不純物ガス7の雰囲気中で、1eC1のエキシマレーザ8を照射する。エキシマレーザ8の照射によって、多結晶シリコン層12はメルトし、ソース領域14aおよびドレイン領域14bに不純物がメルト領域以内に導入される。所定のエキシマレーザの走査時間によって部の欠陥の発生は近14bを形成することができる。接合の深さは、多結晶シリコン膜12の厚さによって制限されるのでは、単結晶数板へのレーザドーピングに比し少ない。

不能物ガス?をゲートの多結晶シリコン13へ買 時に導入し、ゲート電極15とすれば、1度のレー ザドーピングでソースとドレインおよびゲートを 形成することができる。

本発明の実施例においては、P型の不純物ガスを用いて説明したが、N型の不純物ガスであってもよい。


> 特許出職人 ソニー株式会社 代 理 人 弁理士 高橋光男

#### (発明の効果)

本発明による確膜トランジスタの製造方法によっれば、ソース領域およびドレイン領域の膜厚を 5 00 オングストローム以下としているので、不絶物の根方向拡散が誤厚以下に抑制され、かつ欠陥の発生が少なく低抵抗のソース領域およびドレイン領域を形成することができるので、リーク電流の小さい確膜トランジスタを実現することができる。


#### 4. 図面の簡単な説明


第1図aおよび第1図bは本発明の存款トラン ジスタを製造する工程図、第2図a乃至第2図c は従来のMOSFETを製造する工程図である。




第1回 本発明の薄膜トランジスタを製造する工程図

## 特爾平3-148836 (4)







第2図 従来のMOSFETを製造する工程図

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

### **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

OTHER: